您现在的位置： 首页» 师资队伍» 副教授

王美琪

一、   个人简介

    王美琪（Meiqi Wang），博士，“百人计划”副教授。主要从事面向人工智能高效部署的算法、架构与电路协同设计研究，重点关注大模型、机器人、自动驾驶等新兴AI任务的高效部署与专用芯片设计，以及基于大模型的电路与智能系统自动化设计。近年来，在本领域IEEE/ACM重要期刊和会议发表论文30余篇，其中以一作/通讯作者（含共同）发表论文20余篇，获IEEE相关领域国际会议最佳论文奖2项。主持国家级、省部级、市厅级及企业横向项目多项，获青年学者支持计划1项，授权专利10余项。指导学生获全国大学生集成电路创新创业大赛国家级奖项5项，其中总决赛一等奖2项。担任AI and Autonomous Systems期刊青年编委， IEEE电路与系统协会 VLSI系统与应用技术专委会成员， CCF容错计算专委执行委员等。
    欢迎对AI芯片、大模型/机器人等应用、大模型辅助电路设计优化方向感兴趣，且具有自驱力和科研热情的同学联系交流。

 

二、   研究领域

    长期从事面向人工智能高效部署的算法—架构—电路协同优化与智能芯片设计研究，针对AI模型复杂度持续提升、应用场景快速演进以及部署环境日益多样化等挑战，致力于构建支撑大模型、具身智能、智能无人系统、AIGC等前沿应用的高性能、高能效、低时延、可扩展的智能芯片、系统与部署工具链。当前研究主要包括以下两个方向：
    （1） 跨层协同的AI芯片设计与新兴应用加速
面向大模型、自动驾驶、机器人、生成式AI等应用，围绕模型压缩、可重构架构设计、访存优化、微架构与电路实现优化、专用芯片设计等问题，开展数据—算法—架构—电路跨层协同研究，提升复杂AI负载在边缘端与专用硬件平台上的性能、能效与部署效率。
    （2）基于大模型的电路与智能系统自动化设计
面向AI芯片与智能系统研发周期长、专家经验依赖强、需求变化快等问题，研究基于大模型的电路理解、可综合硬件生成、设计空间探索、性能评估、验证与优化闭环方法，提升智能芯片和系统的自动化设计、快速生成与迭代优化能力。

 

 

三、   教育背景

2018.09-2023.06， 南京大学，博士（期间于北京大学访学）；

2014.09-2018.06，南京大学，学士

 

 

四、   工作经历

2026.01-至今，中山大学，副教授；
2023.06-2026.01，中山大学，助理教授、硕士生导师；
2019.11-2020.11，南京风兴科技有限公司，算法部/硬件部，从事AI模型压缩和加速器设计相关工作

 

五、   代表性科研项目

1. 国家自然科学基金青年项目，2025.01-2027.12，主持。
2. 广东省重点领域研发计划“芯片设计与制造”专项课题，2025.09-2029.09，主持。
3. 江苏省科技重大专项，2024.12-2027.12，子课题负责人。
4. 华为、中国某研究所等合作项目，2025-2027，主持。

 

​六、   部分代表性成果

 

1. AI模型加速与智能芯片设计
[TCAS-I 26] K. Sun, J. Zhou, M. Wang*, and Z. Wang, "S2Mamba: An Efficient Mamba Accelerator With Word-Importance SSM Sparsity," IEEE Transactions on Circuits and Systems I: Regular Papers, 2026, doi: 10.1109/TCSI.2025.3649880.
[TVLSI 26] Y. Xu, M. Li, Z. Zhuo, Q. Zhi, T. Jia, and M. Wang*, "DayPQ: Dynamic Layerwise Pruning and Quantization for LLM Inference Acceleration," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2026, doi: 10.1109/TVLSI.2026.3666193.
[TVLSI 25] K. Sun, M. Wang*, and Z. Wang*, "RETA-AD: A Reconfigurable and Efficient Transformer Accelerator for Autonomous Driving," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 33, no. 7, pp. 1945-1958, Jul. 2025, doi: 10.1109/TVLSI.2025.3559178.
[ASP-DAC 25] K. Sun, M. Wang*, J. Zhou, and Z. Wang*, "UEDA: A Universal and Efficient Deformable Attention Accelerator for Various Vision Tasks," Asia and South Pacific Design Automation Conference (ASP-DAC), Tokyo, Japan, 2025.
[TVLSI 25] D. Zou, G. Zhang, X. Zhang, M. Wang*, and Z. Wang*, "An Efficient and Precision-Reconfigurable Digital CIM Macro for DNN Accelerators," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 33, no. 2, pp. 563-567, Feb. 2025.
[TCAS-II 22] M. Wang, X. Cheng, D. Zou, and Z. Wang, "FACCU: Enable Fast Accumulation for High-Speed DSP Systems," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 12, pp. 4634-4638, Dec. 2022.
2. 基于大模型的电路自动化设计
[TCAS-I 26] G. Zhang, M. Wang*, and Z. Wang*, "MGEMMV: A Multimodal LLM Framework for GEMM Verilog Generation From Circuit Diagrams," IEEE Transactions on Circuits and Systems I: Regular Papers, 2026, doi: 10.1109/TCSI.2025.3648843.
[JETCAS 25] G. Zhang, D. Zou, K. Sun, Z. Chen, M. Wang*, and Z. Wang*, "GEMMV: An LLM-Based Automated Performance-Aware Framework for GEMM Verilog Generation," IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 15, no. 2, pp. 325-336, 2025.
[DATE 25] D. Zou, G. Zhang, K. Sun, Z. Wen, M. Wang*, and Z. Wang*, "LLM4GEMMV: A Flexible Performance-Aware LLM-Based Verilog Generation Framework for GEMM," Design, Automation & Test in Europe Conference (DATE), Lyon, France, 2025.
*表示通讯作者。